Embalagens avançadas da Intel para chips de IA maiores

Esta semana no Componentes eletrônicos e conferência de tecnologia de embalagem IEEEAssim, Intel revelou que está desenvolvendo novo embalagem de chip tecnologia que permitirá maior processadores para ai.

Com a lei de Moore desacelerando, criadores de avançados GPUs E outros chips de information heart estão tendo que adicionar mais área de silício aos seus produtos para acompanhar o aumento implacável das necessidades de computação da IA. Mas o tamanho máximo de um único chip de silício é fixado em cerca de 800 milímetros quadrados (com uma exceção), então eles tiveram que se voltar para Tecnologias avançadas de embalagem que integram várias peças de silício de uma maneira que os permite agir como um único chip.

Três das inovações Intel Revelado no ECTC teve como objetivo combater as limitações de quanto silício você pode espremer em um único pacote e quão grande esse pacote pode ser. Eles incluem melhorias na tecnologia que a Intel usa para vincular a morte adjacente de silício, um método mais preciso para unir o silício ao substrato da embalagem e o sistema para expandir o tamanho de uma parte crítica do pacote que take away o calor. Juntos, as tecnologias permitem a integração de mais de 10.000 milímetros quadrados de silício dentro de um pacote que pode ser maior que 21.000 mm²– uma área enorme do tamanho de quatro e meio cartões de crédito.

Emib recebe uma atualização 3D

Uma das limitações sobre a quantidade de silício pode caber em um único pacote tem a ver com a conexão de um grande número de morrer de silício nas bordas. O uso de um substrato de pacote de polímero orgânico para interconectar as matrizes de silício é a opção mais acessível, mas um substrato de silício permite fazer conexões mais densas nessas bordas.

A solução da Intel, introduzida há mais de cinco anos, é incorporar uma pequena lasca de silício no pacote orgânico sob as bordas adjacentes dos mortos de silício. Aquela lasca de silício, chamada Emib, está gravada com fino interconexão Isso aumenta a densidade de conexões além do que o substrato orgânico pode suportar.

Na ECTC, a Intel apresentou a mais recente reviravolta na tecnologia EMIB, chamada EMIB-T. Além das interconexões horizontais finas usuais, o EMIB-T fornece conexões de cobre verticais relativamente espessas chamadas Vias do silícioou TSVs. Os TSVs permitem que a energia da placa de circuito abaixo se conecte diretamente aos chips acima, em vez de ter que percorrer o emib, reduzindo o poder perdido por uma viagem mais longa. Além disso, o EMIB-T contém uma grade de cobre que atua como um plano de aterramento para reduzir o ruído na energia entregue devido aos núcleos de processo e outros circuitos subitamente aumentando suas cargas de trabalho.

“Parece simples, mas essa é uma tecnologia que traz muita capacidade para nós”, diz Rahul Manepalli, vice -presidente de tecnologia de embalagens de substrato da Intel. Com ele e as outras tecnologias descritas, um cliente pode conectar o silício equivalente a mais de 12 matrizes de silício em tamanho real-10.000 milímetros quadrados de silício-em um único pacote usando 38 ou mais pontes emib-t.

Controle térmico

Outra tecnologia relatada na ECTC que ajuda a aumentar o tamanho dos pacotes é a ligação de compressão térmica de baixo gradiente térmico. É uma variante da tecnologia usada hoje para anexar matrizes de silício a substratos orgânicos. Os inchaços em escala de micrômetros de solda estão posicionados no substrato, onde eles se conectarão a uma matriz de silício. A matriz é então aquecida e pressionada nos microbumentos, derretendo -os e conectando as interconexões do pacote ao silício.

Como o silício e o substrato se expandem a taxas diferentes quando aquecidos, os engenheiros precisam limitar a distância entre pinças ou arremesso. Além disso, a diferença de expansão dificulta a conclusão de substratos muito grandes e muito grandes, cheios de lotes de morrer de silício, que é a direção que os processadores de IA precisam seguir.

A nova tecnologia Intel torna a incompatibilidade de expansão térmica mais previsível e gerenciável, diz Manepalli. O resultado é que substratos muito grandes podem ser preenchidos com matrizes. Como alternativa, a mesma tecnologia pode ser usada para aumentar a densidade de conexões para emibir para cerca de uma a cada 25 micrômetros.

Um espalhador de calor mais plano

Essas assembléias maiores de silício gerarão ainda mais calor do que os sistemas atuais. Portanto, é elementary que o caminho do calor do silício não esteja obstruído. É difícil um pedaço integrado de steel chamado espalhador de calor, mas fazer um grande o suficiente para esses pacotes grandes é difícil. O substrato do pacote pode deformar e o próprio espalhador de calor de steel pode não permanecer perfeitamente plano; Portanto, pode não tocar o topo dos matrizes quentes, deve estar sugando o calor. A solução da Intel foi montar o espalhador de calor integrado em partes e não como uma peça. Isso permitiu adicionar componentes extras de endurecimento, entre outras coisas, para manter tudo plano e no lugar.

“Mantê -lo plano a temperaturas mais altas é um grande benefício para a confiabilidade e o rendimento”, diz Manepalli.

A Intel diz que as tecnologias ainda estão no estágio de P&D e não comentariam quando essas tecnologias estreariam comercialmente. No entanto, eles provavelmente terão que chegar nos próximos anos para a Intel Fundição para competir com Expansão de embalagem planejada do TSMC.